Ir para conteúdo
  • Cadastre-se

resolvido philco 14d - 6-71-c5500-d02 gp c45 não dá video quando tem todas as tensões

Avalie este tópico:


vado

Posts em destaque

PHILCO 14D - 6-71-C5500-D02 GP C45 não dá vídeo quando tem todas as tensões

 

- tensão nas bobinas:
  -  PL4 VDD5 - 5V
  - PL13 VDD3 - 3,3V
  -  PL6 1.1VS - 1,15V
  -  PL9 1.2VS - 1,2V
  -  PL7 CPU_V DD0 - 0,967V
  - PL10 CPU_V DD1 - 0,970V
  - PL11 CPU_ VD DNB - 0,970V
  - PL12 1.8V - 1,8V
  -  PL8 V_BAT- 0V

 

- curto nas bobinas - OK
- tensão no start e zera quando pressiona - OK
- tensão na bios pinos 5, 6, 8 no stand e depois do start -  OK
- tensão da cmos -  OFF, foi feita a troca
- reset cmos - OK

 

- sinal de adaptador presente sio U5 IT8502E:
  - 04 AC_IN# - 0v nível baixo - OK

 

- sinais de clock e reset da sio U5 IT8502E:
  - 35 RSMRST# (vai pro BGA) - 0v / 3,3v depois start / 0v quando desliga - OK
  - 17 KBC_RST# (vai pro BGA) - 0v / 3,3v depois start / 0v quando desliga - OK
  - 13 LPC_CLK1 (vem do BGA) - 0v / 1,6v depois do start / 0v quando desliga - OK
  - 22 BUF_PLT_RST# (vem do BGA) - 0v / 3,3v depois start / 0v quando desliga - OK
  - 14 KBC_WRESET# (ligado ao +3.3VA) - OK

 

- outros sinais importantes sio U5 IT8502E:
  -  84 PWR_BTN# - 0v / 3,3v depois start / 0v quando desliga - OK
  - 124 SYS_PWRGD_R - 0v / 3,3v depois start / 0v quando desliga - OK

 

obs.: quando aparecer o igual "=", significa o caminho percorrido pelo sinal e em que ele se transforma.

 

- sinais importantes na PCH, CPU e BGA VIDEO pra fazer subir video quando temos todas as tensões:
  - CPU_PROCHOT# sai U15D(CPU) / entra U18A(PCH) - 1,8V - OK
  - PCH libera CPU_PWRGD = PWRGD = Q12 = CPU_PWRGD_SVID_REG = pino 3 PU1 "ISL6265" - OK
  - pino 2 PU1 libera PWRGD_VCORE / entra U18D(PCH) SB_PWRGD - OK
  - PCH libera PCIRST# = U6 = BUF_PLT_RST# resseta os ckts - OK
  - pino 2 PU1 libera PWRGD_VCORE = SB_PWRGD = U8D = INV_BLON = pino 12 J_LCD1 - não tem
  - SUS_STAT# sai U18D(PCH) / entra U10C(BGA VIDEO) - não usa 
  - NB_LCD_PWR_EN sai U10C(BGA VIDEO) = Q5 = Q6 = PLVDD = pino 28,30 J_LCD1 - não tem
  - NB_LCD_BKL_EN sai U10C(BGA VIDEO) - 0V / 0,665V depois do start - errado deveria ser 3,3v 

 

- tensão em U8(74LVC08) porta AND: 
  - tabela da verdade: função de transferência: C = A . B
    A B C
    0 0 0
    0 1 0
    1 0 0
    1 1 1
  
  - 01 BKL_EN - 3,3V - OK sai da sio(U5)
  - 02 NB_LCD_BKL_EN - 0V / 0,665V depois do start - errado deveria ser 3,3v - vem U10C(BGA VIDEO)
  - 03 - 0V 
  - 04 - 0V 
  - 05 SB_BLON - 0V - errado vem U18B(PCH)
  - 06 - 0V 
  - 07 - TERRA
  - 08 INV_BLON - 0V - errado deveria ser 3,3v vai pino 12 J_LCD1
  - 09 - 0V / 0,665V depois do start
  - 10 - 0V / 3,3V depois do start
  - 11 - 0V / 3,3V depois do start
  - 12 LID_SW# - 3,3V - OK sai J_SW1 e vai sio(U5), U18D(PCH)
  - 13 SB_PWRGD - 0V / 3,3V depois do start - OK vem pino 2 PU1 
  - 14 - 3,3V

 

- tudo tá correto, só não temos esses 03 sinais abaixo que serve pra habilitar o sinal INV_BLON = pino 12 J_LCD1 e PLVDD = pino 28,30 J_LCD1:
   - NB_LCD_BKL_EN - 0V / 0,665V depois do start - errado deveria ser 3,3v - vem U10C(BGA VIDEO)
   - SB_BLON - errado deveria ser 3,3v - vem U18B(PCH)
   - NB_LCD_PWR_EN vem U10C(BGA VIDEO) = Q5 = Q6 = PLVDD = pino 28,30 J_LCD1 - não tem

 

- chegamos a conclusão que o problema pode estar no U10(BGA VIDEO) ou U18(PCH)  
- defeito tava no U10(BGA VIDEO)

 

obs.: a bios pode dá esse problema também, pois temos os sinais SB_PWRGD e 
      BUF_PLT_RST# que é praticamente o último estágio pra CPU ou PCH ler os 
      dados da bios e da memória(pode ter falta de sinal no conector, já que
      fazemos troca logo de cara) 

 

- por que não fazer logo reball nos BGA'S, regravar a bios e não perder tempo?
- sim poderia fazer, mas essa não é a intenção desse tópico, a intenção é mostrar  o caminho pra encurralar o defeito.

  • Joinha 3
Link para o comentário
Compartilhar em outros sites

  • 7 meses depois...

BUF_PLT_RST# no U6 teria que estar em nível lógico baixo certo?! Pois no equipamento que tenho na bancada esta em nivel lógico alto! No pino A(1) e B(2) do U6 estou recebendo 3.3V, mas também há uma # nas duas tensões, então elas deveriam estar em nível lógico baixo para liberar o BUF_PLT_RST# em 0 Volts. Estou certo na minha análise?

 

Parabéns por sua sequência de start, até imprimi aqui para futuras consultas...

Link para o comentário
Compartilhar em outros sites

SOBRE O ELETRÔNICABR

EletrônicaBR é o melhor fórum técnico online, temos o maior e mais atualizado acervo de Esquemas, Bios e Firmwares da internet. Através de nosso sistema de créditos, usuários participativos têm acesso totalmente gratuito. Os melhores técnicos do mundo estão aqui!
Técnico sem o EletrônicaBR não é um técnico completo! Leia Mais...
×
×
  • Criar Novo...