Ir para conteúdo
  • Cadastre-se

em análise Positivo Master n40i / 71R-S14BW4-T811 / Liga ao plugar carregador

Avalie este tópico:


Manoel74

Posts em destaque

@Manoel74, se a placa liga direta assim que pluga o carregador, deve ter acontecido algo no circuito do Q17 que fica em corte esperando o acionamento do botão de ligar pra saturar e aterrar VIN que chega no gate do Q136, e com isso liberar 5VA_Enable no U30. Esse sinal PWRSW vai pra nivel alto diferente de outras placas que ele fica em nivel alto e vai pra nivel baixo.

  • Joinha 1
Link para o comentário
Compartilhar em outros sites

Em 11/12/2024 às 16:35, LEONTEC disse:

Qual é o problema do circuito da L48? Trocou o U74? O Ci U30 ta funcionado adequadamente?

 

O integrado U74 é igual ao U73, pode até usa-lo no lugar do 74 pra teste.   

U30 = +5VA_EN, U73 = +5VA e U7 = +3.3VA ok.

O problema é no U74 que não sobe a tensão +1.05VA (L48 = 0.493V).

 

Pinos;

8, 9, 22, 24 VIN e 7 LDOIN = 19V.

6 TON era pra ter menos de 1V mas tem 11V (Resistor R1137 75k OK).

2 EN = 5V.

3 PFM = 0.09V

 

As tensões de saída estão todas erradas, já troquei 4 vezes o U74 por outros novos e nada muda, já aferi fora da placa todos os resistores e capacitores, estou perdidinho :).

 

Removi o U74, coloquei o carregador 19V e injetei 1.1V com a fonte assimétrica direto na bobina L48 e gerou vídeo (Pendrive do PIX bipou).

Editado: por Manoel74
Link para o comentário
Compartilhar em outros sites

57 minutos atrás, LEONTEC disse:

@Manoel74, o pino 3 tem esse divisor com 100k e 200k? Se for esses os valores, deveria chegar nesse pino 3 essa tensão 3,33V.

Só o de 200k R1132, o R1133 de 100k não existe na placa (@).

Essas tensões das setas foram aferidas em uma placa mãe 100%.

CapturadeTela(48).png.3fcdc819cc92aca65a82a844d0513c74.png

Editado: por Manoel74
Link para o comentário
Compartilhar em outros sites

2 horas atrás, Átomos disse:

Troque r1137 por um de 100k

Substituí e ficou do mesmo jeito.

Assim que plugo o carregador a placa liga.

 

U30 Pinos;                                   U73 Pinos;                                                               U74 Pinos;

VIN     1 = 19.24V                        POK    1 = 3.110V                                                     POK    1 = 0V

GND   2 = 0V                                EN       2 = 4.955V                                                   EN       2 = 4.954V

EN       3 = 19.14V                        PFM    3 = 0V                                                            PFM    3 = 0V

FB        4 = 0.988V                     AGND  4, 12, 13, 14, 15, 19                                    AGND  4, 12, 13, 14, 15, 19

VOUT 5 = 4.955V                      FB        5 = 0.813V                                                   FB        5 = 0.390V

                                                   TON     6 = 0.788V                                                 TON     6 = 10.90V

U7 Pinos;                                VIN/LDOIN 7, 8, 9, 22 e 24 = 19.24V              VIN/LDOIN 7, 8, 9, 22 e 24 = 19.22V

EN    1 = 5.132V                            LX 10, 11, 16, 17, 18 e 25 = 5.145V                     LX 10, 11, 16, 17, 18 e 25 = 0.518V

GND 2 = 0V                                   BOOT 20 = 10.04V                                                BOOT 20 = 0.199V

LX    3 = 3.327V                           LDO     21 = 5.061V                                                 LDO     21 = 0V

VIN  4 = 5.143V                            SS      23 = 3.815V                                                  SS      23 = 0.112V

POK 5 = 0V

FB    6 = 0.606V

 

 

L47 = 5.145V  /  L44 = 3.327V / L48 = 0.521V

 

Link para o comentário
Compartilhar em outros sites

@Manoel74, o pino PFM recebe a mesma tensão +5VA_EN do pino EN, veja o possibilidade de trilha rompida. Esse pino controla o pwm do pino LX de saída.

 

O pino LDO é habilitado quando LDOIN recebe tensão. O LDO retorna pra POK como sinal de pgood, e aterra a tensão em caso de erro na saída.

  • Legal 1
Link para o comentário
Compartilhar em outros sites

6 minutos atrás, LEONTEC disse:

@Manoel74, o pino PFM recebe a mesma tensão +5VA_EN do pino EN, veja o possibilidade de trilha rompida. Esse pino controla o pwm do pino LX de saída.

 

O pino LDO é habilitado quando LDOIN recebe tensão. O LDO retorna pra POK como sinal de pgood, e aterra a tensão em caso de erro na saída.

Não chega a tensão de  +5VA_EN pois não existe na placa mãe o resistor R1133 100K (@).

  • Joinha 1
Link para o comentário
Compartilhar em outros sites

Participe agora da conversa!

Você pode postar agora e se cadastrar mais tarde. Se você tiver uma conta, faça login para postar com sua conta.

Visitante
Responder

×   Você colou conteúdo com formatação.   Restaurar formatação

  Apenas 75 emoticons máximos são permitidos.

×   Seu link foi incorporado automaticamente.   Exibir apenas como um link

×   Seu conteúdo anterior foi restaurado.   Limpar o editor

×   Você não pode colar imagens diretamente. Envie ou insira imagens do URL.

SOBRE O ELETRÔNICABR

EletrônicaBR é o melhor fórum técnico online, temos o maior e mais atualizado acervo de Esquemas, Bios e Firmwares da internet. Através de nosso sistema de créditos, usuários participativos têm acesso totalmente gratuito. Os melhores técnicos do mundo estão aqui!
Técnico sem o EletrônicaBR não é um técnico completo! Leia Mais...
×
×
  • Criar Novo...